Para determinar el SIL que puede alcanzar una Función Instrumentada de Seguridad (SIF) que opera en modo bajo demanda, hay que tomar en cuenta tres variables:
- La Probabilidad de falla en Demanda Promedio (PFDavg: Probability of Failre on Demand Average).
- La Tolerancia de Falla por Hardware (HFT: Hardware Fault Tolerance) y;
- La Capacidad Sistemática (SC: Sistematic Capability).
En las publicaciones anteriores, se explicó cómo se determina la PFDavg para arquitecturas 1oo1 y 1oo2 y, por lo tanto, qué SIL puede alcanzar una SIF por esta vía; ahora trataremos de las restricciones que impone el HFT sobre el SIL alcanzado de acuerdo con la norma IEC 61508.
La norma IEC 61508 establece el SIL más alto que se le puede otorgar a una SIF de acuerdo con la arquitectura de votación de sus subsistemas mediante dos definiciones del HFT o rutas:
- La Ruta 1H: Basada en la Fracción de Falla Segura de los componentes, y;
- La Ruta 2H: Basada en la confiabilidad de los componentes (probado en uso).
En este post, nos enfocaremos en la Ruta 1H. Según la Ruta 1H, la relación de HFT y SIL viene definida por el SFF del elemento o subsistema. En las tablas siguientes definen esta relación en función del tipo de dispositivo A (simple) o B (complejo).
Tabla 1. Tolerancia de Falla por Hardware. Dispositivos Tipo A. IEC 61508-2010
|
SFF |
Tolerancia de falla de Hardware (Hardware Fault Tolerance) |
||
|
0 |
1 |
2 |
|
|
< 60 % |
SIL 1 |
SIL 2 |
SIL 3 |
|
60 a 90 % |
SIL 2 |
SIL 3 |
SIL 4 |
|
90 % a 99 % |
SIL 3 |
SIL 4 |
SIL 4 |
|
≥ 99 % |
SIL 3 |
SIL 4 |
SIL 4 |
Tabla 2. Tolerancia de Falla por Hardware. Dispositivos Tipo B. IEC 61508-2010
|
SFF |
Tolerancia de falla de Hardware (Hardware Fault Tolerance) |
||
|
0 |
1 |
2 |
|
|
< 60 % |
No se permite |
SIL 1 |
SIL 2 |
|
60 a 90 % |
SIL 1 |
SIL 2 |
SIL 3 |
|
90 % a 99 % |
SIL 2 |
SIL 3 |
SIL 4 |
|
≥ 99 % |
SIL 3 |
SIL 4 |
SIL 4 |
El SFF de un elemento dado, está establecido por la relación de las tasas de fallas que son seguras (pueden ser detectadas), y viene dada por la ecuación 1.
Ecuación 1:
Siendo:
: Tasa de Falla Segura
: Tasa de Falla Segura Detectada
: Tasa de Falla TotalUna vez que se tiene el máximo SIL permitido para un elemento, de acuerdo con la Ruta 1H de la norma IEC 61508, se puede dar el caso que se tengan elementos en serie o paralelo con distintos SIL permitidos, de ser así, para determinar el máximo SIL permitido para el subsistema (arreglo) se deben seguir unas reglas (IEC 61508-2: 7.4.4.2.3 y 7.4.4.2.4):
- Si se tienen elementos en serie, el máximo SIL que se puede reclamar para ese subsistema es el determinado por el de menor SIL. (Ver ejemplo 1)
- Si se tienen elementos en paralelo, el máximo SIL que se puede reclamar es el del mayor más uno (1). (Ver ejemplo 2)
Ejemplo 1:
Si se tienen 3 elementos en serie: A, B y C, y de acuerdo con las tablas de la norma IEC 61508 para el HFT, el máximo SIL permitido de cada elemento es SIL 1, 3 y 1 respectivamente, como se ve en la Figura 1, el máximo SIL permitido para este tipo de subsistema es de SIL 1, independientemente de la PFDavg alcanzada, como se muestra en la Figura 2.
Figura 1. Arquitectura en Serie.
Figura 2. Arquitectura en Serie. Restringido por Arquitectura.
Ejemplo 2:
Se tienen dos elementos A y B como se observa en la Figura 3, con máximos SIL permitido de SIL 1 cada uno, si están en paralelo (arquitectura 1oo2), pueden alcanzar hasta un SIL 2.
Figura 3. Arquitectura en Paralelo
Figura 4. Arquitectura en Paralelo.
La Ruta 2H, y las restricciones de capacidad sistemática (Sistematic Capability), serán tratadas en el próximo Post.
Pon a prueba tus conocimientos:
